PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-203264

(43) Date of publication of application: 27.07.2001

(51)Int.Cl.

H01L 21/76 H01L 21/304 H01L 21/306

(21)Application number : 2000-013430

(71)Applicant: NEC CORP

(22)Date of filing:

21.01.2000


(72)Inventor: MIWA KIYOHISA

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing element isolating regions in an STI structure without deterioration of electric characteristics.

SOLUTION: A surface protection oxide film 104a is formed by thermal oxidation on the surfaces of trenches 103, a (first) silicon oxide film 105a is left and formed by first CMP, a silicon nitride film 121 is removed, an HTO film 107a is formed, a second silicon oxide film 108a is formed, second CMP is applied as thin as the surface of a silicon substrate 101 is not exposed, and wet etching is applied to form element isolating regions 113a.



LEGAL STATUS

[Date of request for examination]

14.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3344397

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-203264 (P2001-203264A)

(43)公開日 平成13年7月27日(2001.7.27)


(51) Int.C1.7		識別記号	FΙ	F I デーマコート*(参考)	
H01L	21/76		H01L 21/304	621D 5F032	
	21/304	6 2 1		622X 5F043	
		6 2 2	21/76	N	
	21/306		21/306	В	
			審査請求有	請求項の数10 OL (全 11 頁)	
(21)出願番号		特願2000-13430(P2000-13430)	(71)出願人 000004237	(71)出願人 000004237	
			日本電気	朱式会社	
(22)出願日		平成12年1月21日(2000.1.21)	東京都港区芝五丁目7番1号		
			(72)発明者 三輪 清流	肖	
			1	区芝五丁目7番1号 日本電気株	
			式会社内		
			(74)代理人 100082935		
				京本 直樹 (外2名)	
			F ターム(参考) 5F032	2 AA34 AA45 AA77 AA78 DA02	
				DA03 DA04 DA09 DA24 DA33	
				DA53 DA74	
			5F043	AA02 AA32 AA35 BB22 BB23	
				DD15 DD16 DD30 FF01 FF07	
				GC05	

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】電気特性の劣化の伴なわないSTI構造の素子 分離領域の製造方法を提供する。

【解決手段】溝103の表面に熱酸化により表面保護酸化膜104aを形成し、第1のCMPにより(第1の)酸化シリコン膜105aを残置形成する。窒化シリコン膜121を除去し、HTO膜107aを形成した後、第2の酸化シリコン膜108aを形成する。シリコン基板101の表面が露出しない程度に第2のCMPを行ない、ウェット・エッチングを行なって素子分離領域113aを形成する。



1

【特許請求の範囲】

【請求項1】 シリコン基板の表面に第1の熱酸化によりパッド酸化膜を形成し、全面に窒化シリコン膜を形成し、該窒化シリコン膜の表面に形成したフォトレジスト膜パターンをマスクにして、該窒化シリコン膜およびパッド酸化膜を異方性エッチングし、さらに、該シリコン基板の表面を所定の深さだけテーパー・エッチングして溝を形成する工程と、

第2の熱酸化により、前記溝の表面に所要の膜厚を有した表面保護酸化膜を形成する工程と、

全面に第1の酸化シリコン膜を形成し、前記窒化シリコン膜の上面が露出するまで該第1の酸化シリコン膜に第1の化学機械研磨(CMP)を行なう工程と、

前記窒化シリコン膜を選択的に除去し、減圧気相成長法 (LPCVD)により全面に所望の膜厚を有した高温酸 化膜(HTO膜)を形成し、さらに、全面に第2の酸化 シリコン膜を形成する工程と、

前記シリコン基板の表面の全面が前記パッド酸化膜の少なくとも一部に覆われた姿態を有して、第2のCMPによる平坦化を行なう工程と、

前記シリコン基板の表面が露出するまで、弗酸系のエッチング液でウェット・エッチングを行なう工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 前記第1の酸化シリコン膜が、高密度プラズマ励起気相成長法(HD-PECVD)により形成される請求項1記載の半導体装置の製造方法。

【請求項3】 前記第2の酸化シリコン膜が、HD-PECVDにより形成される請求項2記載の半導体装置の製造方法。

【請求項4】 前記第2の酸化シリコン膜が、オゾンと TEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは,水素化無機SOG 膜からなり、

前記第2のCMPの前に、前記第2の酸化シリコン膜を酸化雰囲気で熱処理する工程を有する請求項2記載の半導体装置の製造方法。

【請求項5】 前記第1の酸化シリコン膜が、オゾンと TEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは,水素化無機SOG 膜からなり、

前記第1のCMPと前記室化シリコン膜の選択除去との間に、前記第1の酸化シリコン膜を酸化雰囲気で熱処理する工程を有し、

前記第2の酸化シリコン膜が、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、前記第2のCMPの前に、前記第2の酸化シリコン膜を酸化雰囲気で熱処理する工程を有することを特徴とする

【請求項6】 シリコン基板の表面に第1の熱酸化によ 50

請求項1記載の半導体装置の製造方法。

りパッド酸化膜を形成し、全面に窒化シリコン膜を形成し、該窒化シリコン膜の表面に形成したフォトレジスト膜パターンをマスクにして、該窒化シリコン膜およびパッド酸化膜を異方性エッチングし、さらに、該シリコン基板の表面を所定の深さだけテーパー・エッチングして溝を形成する工程と、

第2の熱酸化により、前記溝の表面に所要の膜厚を有した表面保護酸化膜を形成する工程と、

全面に第1の酸化シリコン膜を形成し、前記窒化シリコ 10 ン膜の上面が露出するまで該第1の酸化シリコン膜に第 1のCMPを行なう工程と、

前記窒化シリコン膜を選択的に除去し、熱酸化により前記パッド酸化膜を所要の膜厚の熱酸化膜に変換する工程 と

全面に第2の酸化シリコン膜を形成する工程と、

前記シリコン基板の表面の全面が前記熱酸化膜の少なくとも一部に覆われた姿態を有して、第2のCMPによる 平坦化を行なう工程と、

前記シリコン基板の表面が露出するまで、弗酸系のエッ 20 チング液でウェット・エッチングを行なう工程とを有す ることを特徴とする半導体装置の製造方法。

【請求項7】 前記第1の酸化シリコン膜が、HD-PECVDにより形成される請求項6記載の半導体装置の製造方法。

【請求項8】 前記第2の酸化シリコン膜が、HD-P ECVDにより形成される請求項7記載の半導体装置の 製造方法。

【請求項9】 前記第2の酸化シリコン膜が、オゾンと TEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは,水素化無機SOG膜からなり、

前記第2のCMPの前に、前記第2の酸化シリコン膜を 酸化雰囲気で熱処理する工程を有する請求項7記載の半 導体装置の製造方法。

【請求項10】 前記第1の酸化シリコン膜が、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、

前記第2の酸化シリコン膜が、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、前記第2のCMPの前に、前記第2の酸化シリコン膜を酸化雰囲気で熱処理する工程を有することを特徴とする請求項6記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に、STI(shallow-trench-isolation)構造の素子分離領域の形成方法に関する。

4)

[0002]

【従来の技術】近年の半導体装置の高集積化では、素子分離領域の面積の縮小も必須になっている。このため、素子分離領域は、LOCOS法に代って、STI構造のものが採用され始めている。しかしながら、STI構造の素子分離領域では、(溝形成後に全面に絶縁膜を形成し)溝を充填する絶縁膜のエッチバックに伴なって、溝上端部近傍における半導体基板表面と充填絶縁膜との段差による凹部が形成されて、これの存在によるゲート電極材料の溝上端部に沿ったエッチング残り、逆狭チャネル効果の発生等が問題になりつつある。

【0003】この問題に対しての代表的な対策技術が、 特開平10-50822号公報に開示されている。

【0004】半導体装置の素子分離領域の製造工程の断面模式図である図7を参照すると、上記公開公報に記載されたSTI構造の素子分離領域は、以下のとおりに形成される。

【0005】まず、シリコン基板301の表面に熱酸化によりパッド酸化膜302が形成され、続いて、CVDにより窒化シリコン膜321が全面に形成される。窒化シリコン膜321の表面上にフォトレジスト膜パターン322をマスクにして、窒化シリコン膜321、パッド酸化膜302およびシリコン基板301が順次異方性エッチングされて、シリコン基板301の表面に溝303が形成される〔図7(a)〕。

【0006】次に、フォトレジスト膜パターン322が除去される。その後、全面に酸化シリコン系の絶縁膜が形成される。窒化シリコン膜321をストッパとして、第1回目のCMPが行なわれ、溝303を充填する姿態 30を有して絶縁膜305が残置形成される〔図7(b)〕。

【0007】続いて、窒化シリコン膜321が選択的に除去される〔図7(c)〕。

【0008】引き続いて、シリコン基板301をストッパとして、第2回目のCMPが行なわれ、絶縁膜305 およびパッド酸化膜302が除去され、溝303を充填する姿態を有した絶縁膜305aが残置形成される。これにより、STI構造の素子分離領域313が形成される〔図7(d)〕。

【0009】上記公開公報記載の素子分離領域の形成方法によれば、溝303の上端において、絶縁膜305aの上面とシリコン基板301の表面とは概ね一致して、上記凹部の形成は回避される。その結果、ゲート電極材料の溝上端部に沿ったエッチング残り、逆狭チャネル効果の発生等の問題は解決される。

[0010]

【発明が解決しようとする課題】しかしながら上記特開 平10-50822号公報記載の製造方法では、第2回 目のCMPがシリコン基板をストッパにして行なわれて 50 いることから、シリコン基板の表面の活性領域となる部分がこのCMPに晒されることになる。このため、CMPに使用されるスリラー中の金属イオンによりこの活性領域が汚染されて、シリコン基板表面に形成する半導体装置の電気特性に悪影響を与えるという問題が生じる。さらには、この活性領域をなすシリコン基板表面が苦れ

装置の電気特性に悪影響を与えるという問題が生じる。 さらには、この活性領域をなすシリコン基板表面が荒れ ることになり、この表面有れを回復するための新たな平 坦化工程が必要になる。

【0011】したがって本発明の目的は、電気特性を損10 なわず、新たな平坦化工程を必要としないSTI構造の素子分離領域の形成方法を提供することにある。

[0012]

【課題を解決するための手段】本発明の半導体装置の製 造方法の第1の態様は、シリコン基板の表面に第1の熱 酸化によりパッド酸化膜を形成し、全面に窒化シリコン 膜を形成し、この窒化シリコン膜の表面に形成したフォ トレジスト膜パターンをマスクにして、この窒化シリコ ン膜およびパッド酸化膜を異方性エッチングし、さら に、このシリコン基板の表面を所定の深さだけテーパー ・エッチングして溝を形成する工程と、第2の熱酸化に より、上記溝の表面に所要の膜厚を有した表面保護酸化 膜を形成する工程と、全面に第1の酸化シリコン膜を形 成し、上記室化シリコン膜の上面が露出するまでこの第 1の酸化シリコン膜に第1のCMPを行なう工程と、上 記窒化シリコン膜を選択的に除去し、LPCVDにより 全面に所望の膜厚を有したHTO膜を形成し、さらに、 全面に第2の酸化シリコン膜を形成する工程と、上記シ リコン基板の表面の全面が上記パッド酸化膜の少なくと も一部に覆われた姿態を有して、第2のCMPによる平 坦化を行なう工程と、上記シリコン基板の表面が露出す るまで、弗酸系のエッチング液でウェット・エッチング を行なう工程とを有することを特徴とする。

【0013】好ましくは、上記第1の酸化シリコン膜がHD-PECVDにより形成される。上記第2の酸化シリコン膜はHD-PECVDにより形成される。または、上記第2の酸化シリコン膜は、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、上記第2のCMPの前に上記第2の酸化シリコン膜を酸化雰囲気で熱処理する工程を有する。

【0014】あるいは、上記第1の酸化シリコン膜はオゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、上記第1のCMPと上記窒化シリコン膜の選択除去との間に、上記第1の酸化シリコン膜を酸化雰囲気で熱処理する工程を有し、上記第2の酸化シリコン膜が、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、上記第2のCMPの前に、上記第2の酸化シリコン膜を酸化雰囲気で熱処理

する工程を有する。

【0015】本発明の半導体装置の製造方法の第2の態 様は、シリコン基板の表面に第1の熱酸化によりパッド 酸化膜を形成し、全面に窒化シリコン膜を形成し、この 窒化シリコン膜の表面に形成したフォトレジスト膜パタ ーンをマスクにして、この窒化シリコン膜およびパッド 酸化膜を異方性エッチングし、さらに、このシリコン基 板の表面を所定の深さだけテーパー・エッチングして溝 を形成する工程と、第2の熱酸化により、上記溝の表面 に所要の膜厚を有した表面保護酸化膜を形成する工程 と、全面に第1の酸化シリコン膜を形成し、上記窒化シ リコン膜の上面が露出するまでこの第1の酸化シリコン 膜に第1のCMPを行なう工程と、上記窒化シリコン膜 を選択的に除去し、熱酸化により上記パッド酸化膜を所 要の膜厚の熱酸化膜に変換する工程と、全面に第2の酸 化シリコン膜を形成する工程と、上記シリコン基板の表 面の全面が上記熱酸化膜の少なくとも一部に覆われた姿 態を有して、第2のCMPによる平坦化を行なう工程 と、上記シリコン基板の表面が露出するまで、弗酸系の エッチング液でウェット・エッチングを行なう工程とを 有することを特徴とする。

【0016】好ましくは、上記第1の酸化シリコン膜はHD-PECVDにより形成される。上記第2の酸化シリコン膜はHD-PECVDにより形成される。または、上記第2の酸化シリコン膜は、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜、もしくは、水素化無機SOG膜からなり、上記第2のCMPの前に、上記第2の酸化シリコン膜を酸化雰囲気で熱処理する工程を有する。

【0017】あるいは、上記第1の酸化シリコン膜は、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、上記第2の酸化シリコン膜は、オゾンとTEOSとを原料として準常圧化学気相成長法により形成された酸化シリコン膜,もしくは、水素化無機SOG膜からなり、上記第2のCMPの前に、上記第2の酸化シリコン膜を酸化雰囲気で熱処理する工程を有することを特徴とする。

[0018]

【発明の実施の形態】次に、図面を参照して本発明につ 40 いて説明する。

【0019】半導体装置の素子分離領域の製造工程の断面模式図である図1を参照すると、本発明の第1の実施の形態の第1の実施例によるSTI構造の素子分離領域は、以下のとおりに形成される。

【0020】まず、シリコン基板101の表面に、熱酸化によりパッド酸化膜102が形成される。パッド酸化膜102の膜厚は、 $8nm\sim16nm$ 程度である。CVDにより、全面に膜厚50 $nm\sim200nm$ 程度の窒化シリコン膜121が形成される。パッド酸化膜102を

設けるのは、後工程で行なう熱処理時を含めての応力緩和のためであり、さらには、窒化シリコン膜122をウェット・エッチングで除去する場合には、エッチング・ストッパとして機能するとともに、活性領域となるシリコン基板101の表面を保護するためである。

【0021】次に、窒化シリコン膜121の表面上には、フォトレジスト膜パターン122が形成される。フォトレジスト膜パターン122をマスクにして、窒化シリコン膜122、パッド酸化膜102が順次異方性エッリコン膜122をマスクにして、シリコン基板101が例ターン122をマスクにして、シリコン基板101が例えばCl $_2$ +O $_2$ (+HBr)の混合ガスによる異方性エッチングによりテーパー・エッチングされて、シリコン基板101の表面に溝103が形成される。溝103のテーパー角度,最小幅および深さは、それぞれ80°~85°程度,0.1 μ m~0.25 μ m程度および150nm~500nm程度である [図1(a)]。

【0022】上記フォトレジスト膜パターン122が除去された後、熱酸化により、溝103の表面に、表面保護酸化膜104 aが形成される。表面保護酸化膜104 aの膜厚は、少なくとも30 n mであり,好ましくは4 0 n m程度である。

【0023】本第1の実施例において、表面保護酸化膜104aを形成する目的は、溝103の上端をまるめることと、後工程でのバイアス・スパッタリンクを伴なった高密度プラズマ励起気相成長法(HDーPECVD)による第1の酸化シリコン膜の形成の際に,このHDーPECVDによる溝103表面のシリコン基板101をアタックから保護するためである。このアタックからの30保護のために、表面保護酸化膜104aの膜厚は、少なくとも30nm程度必要である。しかしながら、表面保護酸化膜104aの膜厚が厚すぎると、溝103上端におけるバーズ・ビーク部が増大して活性領域の面積が目的とする値より縮小(に伴なうチャネル幅の縮小)されるとともに、ストレス等の増大が生じる。

【0024】次に、バイアス・スパッタリンクを伴なったHD-PECVDにより、溝103を充填し、かつ、窒化シリコン膜121の表面を覆う姿態を有して、第1の酸化シリコン膜(図に明示せず)が形成される。この第1の酸化シリコン膜は、熱酸化により形成された酸化シリコン膜の特性に近い特性を有している。HD-PECVDとしては、ECR-PECVD、ICP(Inductively-Coupled-Plasma)によるCVD、ヘリコン波PECVD等がある。続いて、窒化シリコン膜121をストッパとして、第1回目のCMPが行なわれ、溝103(並びに窒化シリコン膜121の空隙部)を充填する(第1の)酸化シリコン膜105aが残置形成される〔図1(b)〕。

Dにより、全面に膜厚50nm~200nm程度の窒化 【0025】次に、(熱燐酸を用いた)ウェット・エッシリコン膜121が形成される。パッド酸化膜102を 50 チングもしくは、ドライ・エッチングにより、窒化シリ

コン膜121が選択的に除去される。SiH₄+N₂O あるいはSiH₂Cl₂+N₂Oからなる混合ガスを用 いた減圧気相成長法(LPCVD)により、全面に所望 の膜厚を有した高温酸化膜(HTO膜)107aが形成 される。HTO膜107aの所望の膜厚としては、これ とパッド酸化膜102との合計膜厚が少なくとも30n m程度あればよい。このHTO膜107aは、表面保護 酸化膜104aと同じ理由で形成される。続いて、HD -PECVDにより、全面に第2の酸化シリコン膜10 8 a が形成される〔図1 (c)〕。

【0026】次に、第2回目のCMPが行なわれて、例 えば酸化シリコン膜108aa, HTO膜107aa, 酸化シリコン膜105aaが残置する〔図1(d)〕。 このCMPは、シリコン基板101の表面がパッド酸化 膜102(の少なくとも一部)により覆われた状態(シ リコン基板101の表面が露出しない状態)で、停止さ れることが好ましい。これは、次工程におけるウェット ・エッチングを、目的とする精度で行なうためである。 この第2回目のCMP中でのシリコン基板101の表面 上での残膜の膜厚測定は、静電容量法,光学的計測法等 20 により行なわれる。

【0027】次に、バッファード弗酸あるいは稀弗酸に よるウェット・エッチングが、シリコン基板101表面 の露出するまで行なわれて、溝103に表面保護酸化膜 104aa,酸化シリコン膜105abが残置形成され てなるSTI構造の素子分離領域113aが、形成され る〔図1 (e)]。

【0028】本第1の実施の形態の本第1の実施例にお いて、第2回目のCMPの後にウェット・エッチングに よりシリコン基板101の表面が露出されることから、 CMPによるの活性領域の汚染、表面の荒れの形成は解 消され、新たな平坦化工程を必要としない。さらに、本 第1の実施例によれば、素子分離領域113aを充填す る表面保護酸化膜104aa並びに酸化シリコン膜10 5 a b の上面と、シリコン基板 1 0 1 表面との段差を 2 0 n m以下に制御することは容易なことから、逆狭チャ ネル効果の発生の抑制も容易になるとともに、例えばゲ ート電極形成時におけるゲート電極材料の溝上端部に沿 った残留の回避も容易になる。

【0029】半導体装置の素子分離領域の主要製造工程 の断面模式図である図2を参照すると、本第1の実施の 形態の第2の実施例によるSTI構造の素子分離領域 は、以下のとおりに形成される。

【0030】まず、上記第1の実施例と同様に、シリコ ン基板101の表面に、熱酸化によりパッド酸化膜10 2が形成される。パッド酸化膜102の膜厚は、8nm ~16 n m程度である。CVDにより、全面に膜厚50 nm~200nm程度の窒化シリコン膜(図示せず)が 形成される。窒化シリコン膜の表面上にフォトレジスト

ジスト膜パターンをマスクにして窒化シリコン膜、パッ ド酸化膜102およびシリコン基板101が順次異方性 エッチングされて、シリコン基板101の表面にはテー パーを有した溝103が形成される。上記フォトレジス ト膜パターンが除去された後、表面保護酸化膜104b が溝103の表面に熱酸化により形成される。この表面 保護酸化膜104bの膜厚も、少なくとも30ヵmであ り、好ましくは40mm程度である。

【0031】次に、上記第1の実施例と同様に、バイア 10 ス・スパッタリンクを伴なったHD-PECVDによ り、溝103を充填し、かつ、上記窒化シリコン膜の表 面を覆う姿態を有して、第1の酸化シリコン膜(図に明 示せず)が形成される。続いて、上記窒化シリコン膜を ストッパとして、第1回目のCMPが行なわれ、溝10 3 (並びに上記窒化シリコン膜の空隙部) を充填する (第1の)酸化シリコン膜105bが残置形成される。 上記窒化シリコン膜が選択的に除去される。LPCVD により、全面に所望の膜厚を有したHTO膜107bが 形成される。HTO膜107bとパッド酸化膜102と の合計膜厚も、少なくとも30nm程度あればよい。

【0032】次に、上記第1の実施例と相違した成膜方 法により、第2の酸化シリコン膜109bが形成される 〔図2(a)〕。酸化シリコン膜109bは、オゾン (O₃) +TEOSを原料とした(2. 7×10¹ Pa 程度、400℃~500℃での)準常圧気相成長法、あ るいは、水素化無機SOG膜の塗布、ベークにより形成 される。水素化無機SOG膜は、カーボン・フリーのS OG膜であり、他の無機SOG膜と相違してベークによ る体積収縮が極めて少なく、(HSiO3/2) 。を原料 として形成される。

【0033】続いて、800℃~1000℃の酸素雰囲 気で熱処理が施されて、酸化シリコン膜109bが、緻 密化された酸化シリコン膜109baに変化される [図 2 (b)〕。この処理が必要なのは、第2回目のCMP において、下地の酸化シリコン膜とこの第2の酸化シリ コン膜との研磨速度の差を減らしておくためである。ま た、HTO膜107bとパッド酸化膜102との合計膜 厚を少なくとも30nm程度に設定するのは、この熱処 理に際して、活性領域となるシリコン基板101表面 へ、第2の酸化シリコン膜から水分等の不純物が侵入す るのを防ぐためである。

【0034】その後、上記第1の実施例と同様に、第2 回目のCMPが行なわれて、例えば酸化シリコン膜10 9 b b, HTO膜107 b a, 酸化シリコン膜105 b a が残置する〔図2(c)]。

【0035】次に、上記第1の実施例と同様に、バッフ ァード弗酸あるいは稀弗酸によるウェット・エッチング が、シリコン基板101表面の露出するまで行なわれ て、溝103に表面保護酸化膜104ba,酸化シリコ 膜パターン(図示せず)が形成された後、このフォトレ 50 ン膜105bbが残置形成されてなるSTI構造の素子 分離領域113bが、形成される〔図2(d)〕。

【0036】本第2の実施例は、上記第1の実施例の有した効果を有している。

【0037】半導体装置の素子分離領域の主要製造工程の断面模式図である図3を参照すると、本第1の実施の形態の第3の実施例によるSTI構造の素子分離領域は、以下のとおりに形成される。

【0038】まず、上記第1,2の実施例と同様に、シ リコン基板101の表面に熱酸化によりパッド酸化膜1 02が形成され、CVDにより全面に窒化シリコン膜1 21が形成される。窒化シリコン膜121の表面上にフ ォトレジスト膜パターン(図示せず)が形成された後、 このフォトレジスト膜パターンをマスクにして窒化シリ コン膜121、パッド酸化膜102およびシリコン基板 101が順次異方性エッチングされて、シリコン基板1 01の表面には、テーパーを有した溝103が形成され る。上記フォトレジスト膜パターンが除去された後、表 面保護酸化膜104cが溝103の表面に熱酸化により 形成される。表面保護酸化膜104cの膜厚も、少なく とも30nmであり、好ましくは40nm程度である。 【0039】次に、上記第1,2の実施例と相違して、 Os +TEOSを原料とした準常圧気相成長法、あるい は、水素化無機SOG膜の塗布、ベークにより、溝10 3を充填し、かつ、窒化シリコン膜121の表面を覆う 姿態を有して、第1の酸化シリコン膜106が形成され る〔図3 (a)]。

【0040】続いて、窒化シリコン膜121をストッパとして、第1回目のCMPが行なわれ、溝103(並びに窒化シリコン膜121の空隙部)を充填する(第1の)酸化シリコン膜106cが残置形成される〔図3(b)〕。

【0041】次に、800℃~1000℃の酸素雰囲気で熱処理が施されて、酸化シリコン膜106cが緻密化された酸化シリコン膜106caになる〔図3(c)〕。

【0042】続いて、窒化シリコン膜121が選択的に除去される。LPCVDにより、全面に所望の膜厚を有したHTO膜107cが形成される。HTO膜107cとパッド酸化膜102との合計膜厚も、少なくとも30nm程度あればよい。次に、上記第2の実施例と同様の方法により、第2の酸化シリコン膜109cが形成される〔図3(d)〕。図示は省略するが、その後、上記第2の実施例と同様の方法により、本第3の実施例によるSTI構造の素子分離領域が形成される。

【0043】本第3の実施例も、上記第1,第2の実施例の有した効果を有している。

【0044】上記第1の実施の形態では、第1のCMPにより溝に第1の酸化シリコン膜が残置形成され、窒化シリコン膜が除去された後、全面にHTO膜が形成されている。本発明の半導体装置の製造方法は、これに限定 50

されるものではない。

【0045】半導体装置の素子分離領域の主要製造工程の断面模式図である図4を参照すると、本発明の第2の実施の形態の第1の実施例によるSTI構造の素子分離領域は、以下のとおりに形成される。

【0046】まず、シリコン基板201の表面に、熱酸 化によりパッド酸化膜202が形成される。パッド酸化 膜202の膜厚は、8nm~16nm程度である。CV Dにより、全面に膜厚50nm~200nm程度の窒化 シリコン膜(図示せず)が形成される。次に、上記室化 シリコン膜の表面上には、フォトレジスト膜パターン (図示せず) が形成される。このフォトレジスト膜パタ ーンをマスクにして、上記窒化シリコン膜、パッド酸化 膜202が順次異方性エッチングされる。さらに引き続 いて、フォトレジスト膜パターンをマスクにして、シリ コン基板 2 0 1 が例えば C l₂ + O₂ (+ H B r) の混 合ガスによる異方性エッチングによりテーパー・エッチ ングされて、シリコン基板201の表面に溝203が形 成される。溝203のテーパー角度、最小幅および深さ は、それぞれ80°~85°程度, 0.1μm~0.2 5 μ m程度および150 n m~500 n m程度である。 上記フォトレジスト膜パターンが除去された後、熱酸化 により、表面保護酸化膜204aが溝203の表面に形 成される。表面保護酸化膜104aの膜厚は、少なくと も30nmであり、好ましくは40nm程度である。

【0047】次に、バイアス・スパッタリンクを伴なったHD-PECVDにより、溝203を充填し、かつ、上記室化シリコン膜の表面を覆う姿態を有して、第1の酸化シリコン膜(図に明示せず)が形成される。続いて、上記室化シリコン膜をストッパとして、第1回目のCMPが行なわれ、溝203(並びに上記窒化シリコン膜の空隙部)を充填する(第1の)酸化シリコン膜205aが残置形成される。次に、(熱燐酸を用いた)ウェット・エッチングもしくは、ドライ・エッチングにより、上記窒化シリコン膜が選択的に除去される〔図4(a)〕。

【0048】次に、上記第1の実施の形態と相違して、 熱酸化が施されて、パッド酸化膜202は、膜厚が少な くとも30nm程度の熱酸化膜212aに変換される。 続いて、上記第1の実施の形態の上記第1の実施例と同 様に、HD-PECVDにより、全面に第2の酸化シリ コン膜208aが形成される〔図4(b)〕。

【0049】次に、上記第1の実施の形態の上記第1の実施例と同様に、第2回目のCMPが行なわれて、例えば酸化シリコン膜208aa,酸化シリコン膜205aaが残置する〔図4(c)〕。このCMPも、上記第1の実施の形態の上記第1の実施例と同様に、シリコン基板201の表面が熱酸化膜212a(の少なくとも一部)により覆われた状態(シリコン基板201の表面が露出しない状態)で、停止される。この第2回目のCM

P中でのシリコン基板 2 0 1 の表面上での残膜の膜厚測 定は、例えば静電容量法,光学的計測法等により行なわれる。

【0050】次に、上記第1の実施の形態の上記第1の実施例と同様に、バッファード弗酸あるいは稀弗酸によるウェット・エッチングが、シリコン基板201表面の露出するまで行なわれて、溝203に表面保護酸化膜204aa,酸化シリコン膜205abが残置形成されてなるSTI構造の素子分離領域213aが、形成される〔図4(d)〕。

【0051】本第2の実施の形態の本第1の実施例も、 上記第1の実施の形態の上記第1の実施例の有したい効 果を有している。

【0052】半導体装置の素子分離領域の主要製造工程の断面模式図である図5を参照すると、本第2の実施の形態の第2の実施例によるSTI構造の素子分離領域は、以下のとおりに形成される。

【0053】まず、本第2の実施の形態の上記第1の実施例と同様に、シリコン基板201の表面に、熱酸化によりパッド酸化膜202が形成される。パッド酸化膜202の膜厚は、8nm~16nm程度である。CVDにより、全面に膜厚50nm~200nm程度の窒化シリコン膜(図示せず)が形成される。窒化シリコン膜の表面上にフォトレジスト膜パターン(図示せず)が形成された後、このフォトレジスト膜パターンをマスクにして窒化シリコン膜,パッド酸化膜202およびシリコン基板201が順次異方性エッチングされて、シリコン基板201が振次異方性エッチングされて、シリコン基板201の表面にはテーパーを有した溝203が形成される。上記フォトレジスト膜パターンが除去された後、表面保護酸化膜204bが溝203の表面に熱酸化により形成される。表面保護酸化膜204bの膜厚も、少なくとも30nmであり,好ましくは40nm程度である。

【0054】次に、本第2の実施の形態の上記第1の実施例と同様に、バイアス・スパッタリンクを伴なったHD-PECVDにより、溝203を充填し、かつ、上記室化シリコン膜の表面を覆う姿態を有して、第1の酸化シリコン膜(図に明示せず)が形成される。続いて、上記室化シリコン膜をストッパとして、第1回目のCMPが行なわれ、溝203(並びに上記窒化シリコン膜の空隙部)を充填する(第1の)酸化シリコン膜205bが残置形成される。上記窒化シリコン膜が選択的に除去される。

【0055】次に、本第1の実施の形態の上記第1の実施例と同様に、熱酸化が施されて、パッド酸化膜202は、膜厚が少なくとも30nm程度の熱酸化膜212bに変換される。続いて、上記第1の実施の形態の上記第2の実施例と同様に、Os+TEOSを原料とした準常圧気相成長法、あるいは、水素化無機SOG膜の塗布、ベークにより、全面に第2の酸化シリコン膜209bが形成される〔図5(a)〕。水素化無機SOG膜は、カ50

ーボン・フリーのSOG膜であり、他の無機SOG膜と相違してベークによる体積収縮が極めて少なく、(HSiO3/2)。を原料として形成される。

【0056】続いて、800℃~1000℃の酸素雰囲気で熱処理が施されて、酸化シリコン膜209bが、緻密化された酸化シリコン膜109baに変化される〔図5(b)〕。この処理が必要なのは、第2回目のCMPにおいて、下地の酸化シリコン膜とこの第2の酸化シリコン膜との研磨速度の差を減らしておくためである。また、熱酸化膜212bの膜厚を少なくとも30nm程度に設定するのは、この熱処理に際して、活性領域となるシリコン基板201表面へ、第2の酸化シリコン膜から水分等の不純物が侵入するのを防ぐためである。

【0057】その後、本第2の実施の形態の上記第1の 実施例等と同様に、第2回目のCMPが行なわれて、例 えば酸化シリコン膜209bb,酸化シリコン膜205 baが残置する〔図5(c)〕。

【0058】次に、本第2の実施の形態の上記第1の実施例等と同様に、バッファード弗酸あるいは稀弗酸によるウェット・エッチングが、シリコン基板201表面の露出するまで行なわれて、溝203に表面保護酸化膜204ba,酸化シリコン膜205bbが残置形成されてなるSTI構造の素子分離領域213bが、形成される〔図5(d)〕。

【0059】本第2の実施の形態の本第2の実施例も、本第2の実施の形態の上記第1の実施例の有した効果を有している。

【0060】半導体装置の素子分離領域の主要製造工程の断面模式図である図6を参照すると、本第2の実施の形態の第3の実施例によるSTI構造の素子分離領域は、以下のとおりに形成される。

【0061】まず、本第2の実施の形態の上記第1,2の実施例と同様に、シリコン基板201の表面に熱酸化によりパッド酸化膜202が形成され、CVDにより全面に窒化シリコン膜(図示せず)が形成される。この窒化シリコン膜の表面上にフォトレジスト膜パターン(図示せず)が形成された後、このフォトレジスト膜パターンをマスクにしてこの窒化シリコン膜,パッド酸化膜202およびシリコン基板201が順次異方性エッチングされて、シリコン基板201が順次異方性エッチングされて、シリコン基板201が振次異方性エッチングされて、シリコン基板201が振次異方性エッチ方した溝203が形成される。上記フォトレジスト膜パターンが除去された後、表面保護酸化膜204cが溝203の表面に熱酸化により形成される。表面保護酸化膜204cの膜厚も、少なくとも30nmであり,好ましくは40nm程度である。

【0062】次に、上記第1の実施の形態の上記第3の 実施例と同様に、Os +TEOSを原料とした準常圧気 相成長法、あるいは、水素化無機SOG膜の塗布, ベー クにより、溝203を充填し、かつ、上記室化シリコン 膜の表面を覆う姿態を有して、第1の酸化シリコン膜 (図示は省略する)が形成される。

【0063】次に、上記窒化シリコン膜をストッパとし て、第1回目のCMPが行なわれ、溝203(並びに上 記室化シリコン膜の空隙部)を充填する(第1の)酸化 シリコン膜206cが、残置形成される。続いて、上記 第1の実施の形態の上記第3の実施例と同様に、上記窒 化シリコン膜が選択的に除去される〔図6(a)〕。

【0064】次に、本第2の実施の形態の上記第1、2 の実施例と同様に、熱酸化が施されて、パッド酸化膜2 02は、膜厚が少なくとも30nm程度の熱酸化膜21 10 要製造工程の断面模式図である。 2 b に変換される。それと同時に、酸化シリコン膜20 6 c は緻密化された酸化シリコン膜206 c a になる [図6(b)]。

【0065】図示は省略するが、その後、本第2の実施 の形態の上記第2の実施例と同様の製法により、本第3 の実施例による素子分離領域が完成する。

【0066】本第2の実施の形態の本第3の実施例も、 本第2の実施の形態の上記第1,第2の実施例の有した 効果を有している。

[0067]

【発明の効果】以上説明したように、本発明の半導体装 置の製造方法では、シリコン基板の表面にパッド酸化 膜, 窒化シリコン膜を形成してから溝を形成し、熱酸化 により溝の表面に表面保護酸化膜を形成し、窒化シリコ ン膜をストッパにして全面に形成した第1の酸化シリコ ン膜に第1のCMPを行ない、窒化シリコン膜を除去 し、HTO膜の形成、もしくは、再酸化によりシリコン 基板表面の酸化膜の膜厚を増大させてから第2の酸化シ リコン膜を形成し、シリコン基板表面が露出しない程度 に第2のCMPを行ない、最後に弗酸系でのウェット・ エッチングを行なって、STI構造の素子分離領域を形 成している。

【0068】このため、活性領域となるシリコン基板の 表面に新たな平坦化工程を加える必要がなく、(逆狭チ ャネル効果の増大等の)電気特性の劣化を抑制したST I構造の素子分離領域の形成が容易になるとともに、例 えばゲート電極形成時におけるゲート電極材料の溝上端 部に沿った残留の回避も容易になる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の第1の実施例の製 造工程の断面模式図である。

【図2】上記第1の実施の形態の第2の実施例の主要製 造工程の断面模式図である。

【図3】上記第1の実施の形態の第3の実施例の主要製 造工程の断面模式図である。

【図4】本発明の第2の実施の形態の第1の実施例の主

【図5】上記第2の実施の形態の第2の実施例の主要製 造工程の断面模式図である。

【図6】上記第2の実施の形態の第3の実施例の主要製 造工程の断面模式図である。

【図7】従来の半導体装置の製造方法を説明するための 断面模式図である。

【符号の説明】

101, 201, 301 シリコン基板 102, 202, 302 パッド酸化膜

103, 203, 303

104a, 104aa, 104b, 104ba, 104 c, 204a, 204aa, 204b, 204ba, 2 04 c 表面保護酸化膜

105a, 105aa, 105ab, 105b, 105 ba, 105bb, 106, 106c, 106ca, 1 08a, 108aa, 109b, 109ba, 109 c, 205a, 205aa, 205aa, 205b, 2 05ba, 205bb, 206c, 206ca, 208 b, 208ba, 209b, 209ba, 209bb 酸化シリコン膜


107a, 107aa, 107b, 107ba, 107 HTO膜

113a, 113b, 213a, 213b, 313 素子分離領域

121, 321 窒化シリコン膜


122, 322 フォトレジスト膜パターン


212a, 212b 熱酸化膜




(a) 203 206 c 201 201 204 c


【図3】








【図4】



【図5】



【図7】

